设计一个时序电路，它有两个输入X1和X0、一个输出Z0只有当X1;输入三个(或三个以上)1后，X0再输入一个1时，输出Z为1,而在同一时刻两个输入不同时为1,一旦Z=1,电路就回到原始状态。这里，X1输入三个1并不要求连续，只要其间没有X0=1插人即可。

试用双4选1数据选择器74153和少量门设计一个有4个输入X₃、X₂、X₁、X₀和2个输出Y₁、Y₀的逻辑电路.电路输入为余3BCD码,输出为用2位二进制数表示的输入码中“1”的个数,例如,当输入X₃X₂X₁X₀=1010时,输出Y₁Y₀=10.当非余3码(伪码)输入时,要求输出Y₁Y₀=00.要求写出设计过程,画出电路图(规定X₃、X₂分别和数据选揮器地址码的高、低位相连接,74153的逻辑符号和功能表分别如图10.43和表10.6所示).

A.X1，X2

B.X0，X1

C.X0，X2

D.X2，X3

一阶保持处理的结果，即

其中hy(t1)是如图7-2所示的函数。试给出一个滤波器的频率响应，当输入为x0(t)时，该滤波器产生的输出为

已知的一个近似值x₀=1.414，用牛顿迭代法

计算x₁(保留6位小数),并与精确值比较.