设计一个基本型异步时序电路，输入x₁，x₂。功输出二如果输入变量个数按二进制增加，则输出为1，反之输出为0，所谓按二进制增加是指x₁，x₂=00→01→11或00→10→11。

A.输入有高"1"，输出为"0"

B.输入有低"0"，输出为"1"

C.输入全低"0"，输出为"0"

D.输入全高"1"，输出为"1"

试用2输入与非门和反相器设计一个3输入（I₀、I₁、I₂)、 3输出（L₀、L₁、L₂

)的信号排队电路。它的功能是:当输入I₀为1时，无论I₁和I₂为1还是0,输出L₀为1, L₁和L₂为0;当I₁为0且I₁为1，无论I₂为1还是0，输出L₁为1,其余两个输出为0;当I₂为1且I₀和I₁均为0时，输出L₂为1,其余两个输出为0.如I₀、I₁、I₂均为0,则L₀、L₁、L₂也均为0.

A.只要输入有一个为1时，输出就一定为1

B.只要输入有一个为0时，输出就一定为0

C.当输入都为1时，输出为0

D.当输入都为0时，输出为0

用与非门设计一个组合电路，其输入是4位二进制数，当该数大于或等于10_（10)时输出为1，否则输出为0。

而当输入代码中有偶数个1或者设有1时输出为0。图T2.5为4选1数据选择器的框图.在S'=0时输出的逻辑函数式为

Y=A'₁A'₂D₀+A'₁A₂D₁+A₁A'₀D₂+A₁A₀D₁。

用VHDL设计一个串行4位奇偶校验电路，一组4位数码从X₁输入，输入到第4个数码时，字同步信号X₂=1，表示一个字（4位)输入结束，当4个数码中的"1”的个数为奇数时，输出Z=1，否则输出为0。

设计一个串行4位奇偶枚验电路，一组4位数码从X₁输入，输入到第4个数码时。字同步信号X₂=1，表示一个字（4位)输入结束，当4个数码中的"1"的个数为奇数时，输出Z=1，否则输出为0。