图5.28(a)所示电路为同步十进制加法计数器74160和3-8译码器74138组成的电路,74138输出低电平

说明当输入控制信号A'、B'、C'、D'、E'、P'、G'、H'、I分别为低电平时由Y端输出的脉冲频率各为多少.已知CLK端输入脉冲的频率为10kHz.

有效状态的时序波形图,S0的输入是一个正脉冲.

图P11.5所示电路是用CB7520和同步十六进制计数器74LS161组成的波形发生器电路.已知CB7520的,试画出输出电压v₀的波形,并标出波形图上各点电压的幅度.

位二进制加法计数器CT74161和集成单稳态触发器CT74LS121组成如图P6.10（a)所示的电路.（1)分析CT

位二进制加法计数器CT74161和集成单稳态触发器CT74LS121组成如图P6.10(a)所示的电路.

(1)分析CT74161组成电路,画出转换状态图.

(2)估算CT74LS121组成电路的输出脉宽Tw值.

(3)设CP为方波(周期Td≥1ms),在图P6.10(b)中画出图P6.10(a)中u₁、u₀两点的工作波形.

端是进位/借位输出端。在加法计数状态下，当Q₃Q₂Q₁Q₀=1001时，C/B=1，否则为0。在减法计数状态下，当Q₃Q₂Q₁Q₀=0000时，C/B=1，否则为0。试分析在M=1和M=0两种情况下，图T7.5电路各为几进制计数器，各为加法计数器还是减法计数器，并说明在什么情况下输出Y等于1。

试求图5. 6（教材图5. 02)所示加法电路的输出电压。

图3-27所示电路中的每个方框均为2-4线译码器.该译码器输出低电平有效,工作时为低电平有效.要求:

(1)写出电路工作时F₁₀.F₂₀.F₃₀.F₄₀的逻辑函数表达式.

(2)说明电路的逻辑功能.

所示。试画出在CP信号的连续作用下D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。