试用74138和最少数量的二输入逻辑门设计一个不一致电路.当A.B、C三个输入不一致时,输出为1,一致时,输出为0.

试用一片3-8译码器和少量逻辑门设计下列多地址输入的译码电路。

(1)有8根地址输入线A7~Ao,要求当地址码为A8H、A9H、.. AFH时，译码器输出分别被译中，且低电平有效。

(2)有10根地址输入线A9~A0，要求当地址码为2E0H、2E1H、... 2E7H时，译码器输出分别被译中，且低电平有效。

试用双4选1数据选择器74153和少量门设计一个有4个输入X₃、X₂、X₁、X₀和2个输出Y₁、Y₀的逻辑电路.电路输入为余3BCD码,输出为用2位二进制数表示的输入码中“1”的个数,例如,当输入X₃X₂X₁X₀=1010时,输出Y₁Y₀=10.当非余3码(伪码)输入时,要求输出Y₁Y₀=00.要求写出设计过程,画出电路图(规定X₃、X₂分别和数据选揮器地址码的高、低位相连接,74153的逻辑符号和功能表分别如图10.43和表10.6所示).

)的信号排队电路。它的功能是:当输入I₀为1时，无论I₁和I₂为1还是0,输出L₀为1, L₁和L₂为0;当I₁为0且I₁为1，无论I₂为1还是0，输出L₁为1,其余两个输出为0;当I₂为1且I₀和I₁均为0时，输出L₂为1,其余两个输出为0.如I₀、I₁、I₂均为0,则L₀、L₁、L₂也均为0.

Y=A'₁A'₂D₀+A'₁A₂D₁+A₁A'₀D₂+A₁A₀D₁。