图3-27所示电路中的每个方框均为2-4线译码器.该译码器输出低电平有效,工作时为低电平有效.要求

图5.28（a)所示电路为同步十进制加法计数器74160和3-8译码器74138组成的电路,74138输出低电平

有效,使能端处于有效状态.

(1)74160构成多少进制计数器.

(2)假定74160初始状态Q₃Q₂Q₁Q₀=0000,试对应图5.28(b)的CP脉冲图画出Q₃、Q₂、Q₁、Q₀和Y的输出波形.

由输出低电平有效的3-8线译码器和八选一数据选择器构成的电路如图3-28所示,试问:（1)当X₂X≇

由输出低电平有效的3-8线译码器和八选一数据选择器构成的电路如图3-28所示,试问:

(1)当X₂X₁X₀=Z₂Z₁Z₀时,输出F=？

(2)当X₂X₁X_o≠Z₂Z₁Z₀时,输出F=？

试用一片3-8译码器和少量逻辑门设计下列多地址输入的译码电路。（1)有8根地址输入线A7~Ao,要求

试用一片3-8译码器和少量逻辑门设计下列多地址输入的译码电路。

(1)有8根地址输入线A7~Ao,要求当地址码为A8H、A9H、.. AFH时，译码器输出分别被译中，且低电平有效。

(2)有10根地址输入线A9~A0，要求当地址码为2E0H、2E1H、... 2E7H时，译码器输出分别被译中，且低电平有效。

中的是两个控制端(亦称片选端),译码器工作时应使和同时为低电平.当输人信号A₃A₂A₁A₀为0000~111这16种状态时,输出端从到Y₁₅依次给出低电平输出信号.

在图3-2-10所示电路中，已知74HC04在5V电源电压下工作时，高电平输出电阻R_ON（p)和低电平输出

电阻R_ON(n)均为1kΩ，静态下的输出低电平V_OL≈0，高电平V_OH≈5V。负载均为74HC系列门电路，每个输入端的输入电容C1的最大值为10pF，等效的输入电阻R₁等于10MΩ，输入高电平最小值V_IH(min)=3.15V，输入低电平最大值V_IL(max)=1.35V。若U的开关工作频率为f=1MHz，试计算此时74HC04的扇出系数。

设计一个2-4译码器，使能输入采用低电平有效，输出采用高电平有效，构选真值表，确定数据和使能输入变量和输出变量，描述电路的功能，画出译码器的逻辑图。

已知图2.4所示各电路都是TTL门,试简述各门电路的输出是什么状态（高电平、低电平或高阻态),要求

写出表达式.

图10.60所示电路中G₁~G₄均为TTL门,已知各门I_OL（max)=16mA,I_OH（max)=200uA,I

D(max)=1mA,I_IH(max)=40uA,试分析G1门输出高、低电平两种情况下电路能否正常工作.