设计一个补码发生器电路。当输入为负数时，控制信号M=1，输出Y₃Y₂Y₁Y₀是输入二进

用与非门设计一个组合电路，其输入是4位二进制数，当该数大于或等于10₍₁₀₎时输出为1，否则输出为0。

设计一个具有以下功能的电路：该电路有5个输入和一个输出，4个输入为一组BCD码，另1个输入为控制端，当控制端为逻辑0时，输出为1的条件是输入的BCD码大于等于5，当控制端为逻辑1时，输出为1的条件是输入的BCD码小于等于5。

设计一个用来判别位10进制数的8421BCD码是否大于5的电路。如果输入值大于或等于5时，电路输出为1;当输入小于5时，电路输出为0。

实验内容三（） 1.当输入数据为 +6 时,原码、反码和补码的表示 空 10 、 空 11 、 空 12 。 2.当输入数据为 -6 时,原码、反码和补码的表示 空 13 、 空 14 、 空 15

用4选1数据选择器设计一个奇偶检测电路.输入为3位二进制代码。当输入代码中有奇数个1时输出为1，

试用74138和最少数量的二输入逻辑门设计一个不一致电路.当A.B、C三个输入不一致时,输出为1,一致时,输出为0.

某组合电路的输入X和输出Y均为三位二进制数。当X<2时，Y=1;当2≤X≤5时，Y=X+2;当X>5时，Y=0。

设计一个串行4位奇偶枚验电路，一组4位数码从X₁输入，输入到第4个数码时。字同步信号X₂=1，表示一个字(4位)输入结束，当4个数码中的"1"的个数为奇数时，输出Z=1，否则输出为0。

用VHDL设计一个串行4位奇偶校验电路，一组4位数码从X₁输入，输入到第4个数码时，字同步信号X₂=1，表示一个字(4位)输入结束，当4个数码中的"1”的个数为奇数时，输出Z=1，否则输出为0。

计算下列用补码表示的二进制数的代数和。如果和为负数,请求出负数绝对值。 （）00011110+10011100;