用VHDL设计一个串行4位奇偶校验电路，一组4位数码从X₁输入，输入到第4个数码时，字同步信号X₂=1，表示一个字(4位)输入结束，当4个数码中的"1”的个数为奇数时，输出Z=1，否则输出为0。

设计一个串行4位奇偶枚验电路，一组4位数码从X₁输入，输入到第4个数码时。字同步信号X₂=1，表示一个字（4位)输入结束，当4个数码中的"1"的个数为奇数时，输出Z=1，否则输出为0。

用VHDL设计一个串行码流转换电路，一组4位8421码（LSB先输入)从X₁输入，在输入第1个数码（LSB)时，字同步信号X₂=1，表示一个字（4位)输入开始.该电路能够将输入的8421码转换为余3码输出（LSB先输出)。

设计一个串行码流转换电路，一组4位8421码（LSB先输入)从X输入，在输入第1个数码（LSB)时，字同步信号X₂=1，表示一个字（4位)输入开始。该电路能够将输入的8421码转换为余3码输出（LSB先输出)。

A.用二进制数码表示不同的信号

B.用十进制数码表示二进制数码

C.用十进制数码表示不同的信号

D.用十进制数码表示十六进制数码

A.数据从RXD串行输入，从TXD串行输出

B.数据从RXD串行输出，从TXD串行输入

C.数据从RXD串行输入或输出，同步信号从TXD输出

D.数据从TXD串行输入或输出，同步信号从RXD输出

用与非门设计一个组合电路，其输入是4位二进制数，当该数大于或等于10_（10)时输出为1，否则输出为0。