A.时钟上升沿
B.时钟下降沿
C.上升和下降沿都有效
D.不受时钟控制
第2题
A.时钟动作沿是上升沿
B.时钟动作沿是下降沿
C.预置数方式为同步数据置入
D.异步复位端为低电平有效
E.引脚9为并行输入控制端
第7题
A.1110
B.0111
C.0011
D.1100
第8题
A.处理器总是每来一个时钟信号就开始执行一条新的指令
B.边沿触发指状态单元总在时钟上升沿或下降沿开始改变状态
C.时钟周期以相邻状态单元之间最长组合逻辑延迟为基准确定
D.每个时钟周期称为一个节拍,机器的主频就是时钟周期的倒数
第9题
A.SD=1、RD=0、CP下降沿、D=1
B.SD=1、RD=0、CP上升沿、D=1
C.SD=1、RD=1、CP上升沿、D=1
D.SD=1、RD=1、CP下降沿、D=1
第10题
A.它是新一代的内存标准
B.其最小数据带宽是DDR内存的两倍
C.可以在时钟周期的上升沿和下降沿传输数据信息
D.其外型与DDR相似,引脚数为184线
为了保护您的账号安全,请在“上学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!