试用上升沿触发的D触发器设计一个1101序列检测器，输入为串行编码序列，输出为检出信号。

试用D触发器设计一个序列检测器，该检测器有一串行输入X、一个输出Z,当检测到0100111时输出为1。

用D触发器及适当门电路设计一个1101序列信号检测电路，该电路有一个输入端X和一个输出端Z。规定若检测到X连续输入1101时输出Z=1,否则Z为0。规定X输入的1101序列中最后一个1不可以当作下一个序列的第一个1信号。要求用米里型电路设计并状态最简。

设边沿D触发器(上升沿触发)初态为0,试对照图10.16所示的输入波形画输出波形.

试用上升沿触发的D触发器和门电路设计一个同步模3递减计数器。

试用上升沿触发的边沿D触发器和与非门设计一个同步时序电路，要求如图P5.9所示。

本实验中门电路构成的单稳触发器电路对输入信号的触发条件为（)。

采用D触发器和尽量少的门电路设计一个串行数据检测器,该电路具有1个数据输入端D和1个时钟端口,

设计一个“110"序列检测器。当连续输入“110"后输出为1，共余情况输出为0。

试用VHDL设计一个16位串行输入→并行输出移位寄存器。

试用同步RS触发器和JK触发器附加必婴的门电路构成串行输入、串行输出的移位寄存器，要求画出逻辑图和输出波形。