设计一个能实现两个1位二进制数的全加运算和全减运算的组合逻辑电路。加减控制信号用M表示，当M=0时为全加运算，M≈1时为全减运算。要求: (1)用最少个数的与非门实现(画出逻辑电路图): (2)用74X151实现(画出逻辑电路图); (3)用74X138加必要的门电路实现(画出逻辑电路图).

设计一个全加（减)器， 其输入为A、B、C和X（当X=0时，实现加法运算;当X=1时，实现减法运算)，输出为S（表示和或差)、P（表示进位或借位)。列出真值表，试用3个异或门和3个与非门实现该电路，画出逻辑电路图。

有一个十进制数加法运算系统,它利用4位二进制数加法器对一位8421BCD码进行加法运算.其操作过程如下:先将两个1位十进制数存入寄存器A和B,然后进行相加.如果和数等于或小于9,则运算结果正确;如果和数大于10,还需要对运算结果进行加6（0110)修正,这是因为用二进制数表示十进制数时,多余了6种状态.（1)请设计系统方框图;（2)请设计ASM流程图.

用问步可逆计数器74X193设计八进制的“加/减"计数，要求有加/臧控制电路。当加/减控制信号X为0时，实现“加"计数，当加/减控制信号X为1时实现“减”计数。要求: （1)画出状态图; （2)画出逻电路图。

设实数a的t位β进制浮点机器数表示为fl（a)。试证明：其中的记号*表示加、减、乘、除中一种运算。

设实数a的t位β进制浮点机器数表示为fl(a)。试证明：其中的记号*表示加、减、乘、除中一种运算。

试利用两片4位二进制并行加法器741S283和必要的门电路.组成1位二-是进制加法器电路.（根据二-十进制数的加法运算规则,当两数之和小于、等于9（1001)时,相加的结果和按二进制数相加所得到的结果一样.当两数之和大于9（即等于1010~111)时,则应在按二进制数相加的结果上加6（0110),这样就以给出进位信号,同时得到一个小于9的和.)

设计一个组合逻辑电跻，输入为4位二进制数N,当N≥9时输出为1,否则为0。要求: （1)用最少个数的或非门实现（画出逻辑电路图)。 （2)用74X151实现（画出逻辑电路图)。 （3)用74X138加必委的门电路实现（画出逻辑电路图)。

A.加法和减法运算；

B.算术运算和逻辑运算；

C.加、减、乘、除运算；

D.字符处理运算。

已知一个三输人端的组合逻辑电路,不知其内部结构,在输人端加不同的信号时发现三个输人端的信号电平一致（全为高电平或全为低电平)时，输出为低电平,其他情况输出为高电平,试设计该逻辑电路,并用与非门实现。