已知一位二进制全加器逻辑符号如图10.52(a)所示,进位输出表达式C_o=G+P·C_i(其中G=A_i⌘

逻辑表达式.

(2)二进制全加器有3个输入x、y和z,2个输出s和c,其中x和y是被加数,z是前一位的进位,s是和,c是进位。试写出s和c的逻辑表达式.

X₁X₀、Y=Y₁Y0的数据比较器.当X≥Y时输出Z=1,否则Z=0.要求:

(1)简要给出设计步骤;

(2)画出逻辑电路图.

.42(b)和表10.5(b)所示.试用1片二进制优先编码器74148、1片二进制译码器74138和少量与门设计一个8-3格雷码编码器.要求写出设计过程,画出电路图(3位二进制码A₂A₁A₀和对应格雷码B₂B₁B₀之间的关系为B₂=A₂其他).

₁b₀=(111)_B时,Y₅Y₄Y₃Y₂Y₁=()_B(2)简要描述该电路的逻辑功能.