用4位二进制并行加法器设计一个实现8421码对9求补的逻辑电路。

试用两个4位全加器附加必要的门电路，设计一个1位十进制加法器。提示：当两个数的和小于等于9（二进制1001)时，二进制和BCD码一致，当两个数的和大于9时，十进制的结果等于二进制的结果加6（0110)。

试利用两片4位二进制并行加法器741S283和必要的门电路.组成1位二-是进制加法器电路.（根据二-十进制数的加法运算规则,当两数之和小于、等于9（1001)时,相加的结果和按二进制数相加所得到的结果一样.当两数之和大于9（即等于1010~111)时,则应在按二进制数相加的结果上加6（0110),这样就以给出进位信号,同时得到一个小于9的和.)

路,实现BCD代码的8421码到2421码的转换,2421码如表10.15所示.

要求写出设计过程,并画出连接图.

设计一个码变换电路，可以把带符号的二进制数（包括符号位在内共8位)，转换成该数的补码。要求用4位二进制全加器74X283和门电路实现。

用VHDL设计一个串行码流转换电路，一组4位8421码（LSB先输入)从X₁输入，在输入第1个数码（LSB)时，字同步信号X₂=1，表示一个字（4位)输入开始.该电路能够将输入的8421码转换为余3码输出（LSB先输出)。

设X、Y分别为4位二进制数，试用4位二进制全加器74LS283实现一个F=2（X+Y)的运算电路。

有一个十进制数加法运算系统,它利用4位二进制数加法器对一位8421BCD码进行加法运算.其操作过程如下:先将两个1位十进制数存入寄存器A和B,然后进行相加.如果和数等于或小于9,则运算结果正确;如果和数大于10,还需要对运算结果进行加6（0110)修正,这是因为用二进制数表示十进制数时,多余了6种状态.（1)请设计系统方框图;（2)请设计ASM流程图.